在图21－22的逻辑图中，试画出Q1和Q2端的波形，时冲脉冲CP的波形如图21.1.5（在教材中)所示。如果时钟脉冲的频率

逻辑电路如下图所示，已知和X的波形，试画出Q1和Q2的波形。触发器的初始状态均为0。

当可控RS触发器（见图21.1.4（a))的CP，S和R端加上图21.1.3所示的波形时，试画出Q端的输出波形。设初始状态为“0”

当主从型JK触发器的CP，J，K端分别加上图21－18所示的波形时，试画出Q端的输出波形。设初始状态为0。

试分析下图所示的逻辑电路的逻辑功能。写出它的驱动方程、状态方程和输出方程，并画出它的状态转换图Q0Q1Q2和C

由D JK触发器组成的逻辑电路如图7-68所示 Q1 Q2的初始状态为00 D=1 当第一个脉冲和

由D JK触发器组成的逻辑电路如图7-68所示 Q1 Q2的初始状态为00 D=1 当第一个脉冲和