CMOS电路输入端允许悬空。（)

CMOS门电路输入端不能悬空，否则容易击穿损坏。（)

CMOS集成门电路的输入阻抗比TTL集成门电路高。（)

CMOS电路不用的输入端可以悬空。（)

当TTL与非门的输入端悬空时相当于输入为逻辑1。（)

CMOS门电路中不用的输入端不允许悬空通过大电阻接地的输入端相当于高电平。()

CMOS门的输入端串入千欧级别的电阻 对输入逻辑电平有何影响?