写异步D触发器的verilog module。（扬智电子笔试）

写异步D触发器的verilog module。（扬智电子笔试） module dff8（clk , reset, d, q); ｉｎｐｕｔ clk;

用D触发器实现2倍分频的Verilog描述？ （汉王笔试）

用D触发器实现2倍分频的Verilog描述？ （汉王笔试）

用verilog／vhdl写一个fifo控制器（包括空，满，半满信号)。（飞利浦－大唐笔试）

写异步D触发器的verilog module。（扬智电子笔试）

用D触发器实现2倍分频的Verilog描述？ （汉王笔试）