在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需

在时序电路中，同步时序电路（)。A、内部一个触发器共用同一个时钟CPB、内部两个触发器共用同一个

同步时序逻辑电路的设计中，触发器个数与电路中包含的状态数有关。（)

时序逻辑电路的状态表是由（)。A.状态方程算出B.驱动方程算出C.触发器的特性方程算出D.时钟脉冲

下列触发器中 ()不可作为同步时序逻辑电路的存储元件

时序逻辑电路的状态表是由()。A.状态方程算出B.驱动方程算出C.触发器的特性方程算出D.时钟脉冲表

时序逻辑电路的分析方法有()。A 列写状态方程B 列写驱动方程C 列写状态表D 以上都是