试用上升沿触发的D触发器设计一个1101序列检测器，它有一个输入端和一个输出端

外部中断INT0的触发方式控制位IT0置1后，其有效的中断触发信号是（)A.高电平B.低电平C.上升沿D.

用ROM和D触发器设计一个同步五进制加法计数器。

用下降沿触发的边沿T触发器和与非门设计一个同步十二进制加／减可逆计数器。

加法计数器中各触发器必须是采用上升沿触发的。（)

用D触发器设计一个序列信号发生器： （1) 要求所产生的周期性序列为111000； （2) 要求该

试用D触发器设计一个序列检测器 该检测器有一串行输入X 一个输出Z 当检测到0100111时输出为1。