逻辑电路和输入A B的时序波形如图7-60所示 当输出F为高电平的时刻是（ ）。

时序逻辑电路的输出状态不仅和电路的当前输入状态相关，而且还和电路的前一状态相关。（)

逻辑电路和输入A B的时序波形如图7-60所示 当输出F为高电平的时刻是（ ）。

逻辑电路和输入A B的时序波形如图7-60所示 当输出F为高电平的时刻是（ ）。

逻辑图和输入A B的波形如图所示 分析当输出F为“1”时刻应是（ ）

晶体管放大电路如图a所示 其中电阻RB可调 当输入ui 输出u0的波形如图b所示时 输出波形：

晶体管单管放大电路如图(a)所示 其中电阻RB可调 当输入ui 输出uo。的波形如图(b)所示时 输出