4位同步二进制加计数器74161构的电路如图所示(图中的第一片161的D0?D3和第二片D1接0电

4LS169为一个同步四位二进制可逆计数器，有下列（)说法成立。A.置输入信号UP／DN=0，则为加1计数;B

由四位二进制同步计算器74161构成的逻辑电路如图所示 该电路的逻辑功能为（ )。

同步时序电路用来对串行二进制输入进行奇偶校验 每检测5位输入 输出1个结果；当5位输入中1的数目为

用下降沿触发的边沿T触发器和与非门设计一个同步十二进制加／减可逆计数器。

4位二进制同步计数器74161的电路设计：

同步二进制计数器的电路比异步二进制计数器复杂 所以实际应用中较少使用同步二进制计数器。（)