已知单个存储体的存储周期为110ns 总线传输周期为10ns 则当采用低位交叉编址的多模块存储器时

某存储器数据总线宽度为32bit，存取周期为250ns，则该存储器带宽为（26)。（注：本题答案中的B表示Byte

● 某计算机的存储系统由Cache－主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU

●如果存储周期是500ns，而每个周期可以访问4个字节，则该存储器的带宽为（）Mbps。（）A.64 B.2000 C.8

设有一个四体低位交叉的存储器 每个体的容量为256K×64位 存取周期为200 ns。则数据总线的

某存储器数据总线宽度为32bit 存取周期为250ns 则该存储器带宽为(24)。(注:本题答案中的B表示Byte

设存储器容量为32字 字长64位 模块数m=4 存储周期T=200ns 数据总线宽度为64位 总线传送周期τ=50n