时序逻辑电路的清零端有效 则电路为()状态。A 计数B 保持C 置1D 清0

CT74LS161的清零端和置位端都是高电平有效的。（)

什么是逻辑组合电路？什么时序逻辑电路？

组合逻辑电路和时序逻辑电路的区别是()

时序逻辑电路的计数控制端无效 则电路处于()状态。A 计数B 保持C 置1D 置0

时序逻辑电路与组合逻辑电路的主要区别是 ()

时序逻辑电路的输出端取数如有问题会产生()。A 时钟脉冲混乱B 置数端无效C 清零端无效D 计数