用与非门等设计全加法器。(华为)
请帮忙给出正确答案和分析,谢谢!
用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-
用与非门等设计全加法器。(华为)