用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage. (未知)
请帮忙给出正确答案和分析,谢谢!
简述latch和filp-flop的异同。(未知)
用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-