用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）
请帮忙给出正确答案和分析，谢谢！
用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）
用verilog／vhdl写一个fifo控制器（包括空，满，半满信号)。（飞利浦－大唐笔试）
冀公网安备 13070302000102号
答题翼app下载