●硬件描述语言一般包括VHDL、Verilog、Superlog、SystemC等，在VHDL设计中，一个完整的设计单元应当包

用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）

用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）

用verilog／vhdl写一个fifo控制器（包括空，满，半满信号)。（飞利浦－大唐笔试）

用verilog／vhdl写一个fifo控制器（包括空，满，半满信号)。（飞利浦－大唐笔试）

用verilog／vhdl写一个fifo控制器（包括空，满，半满信号)。（飞利浦－大唐笔试）

用verilog／vhdl写一个fifo控制器（包括空，满，半满信号)。（飞利浦－大唐笔试）