用PLA和J－K触发器实现一个模8的同步可逆计数器。当控制端X=1时，为加计数；当X=0时，为减计数。

Pless体制由（)个J－K触发器和一个循环计数器联接而成A.1B.2C.3D.4

构成同步二进制计数器一般应选用的触发器是A、D触发器B、R－S触发器C、J－K触发器D、T触发器

用ROM和D触发器设计一个同步五进制加法计数器。

对于JK触发器 若J=K 则可完成（)触发器的逻辑功能。A.RSB.DC.TD.Tˊ

用下降沿触发的边沿T触发器和与非门设计一个同步十二进制加／减可逆计数器。

欲使JK触发器按Qn+1=工作 可使JK触发器的输入端( )。A.J=K=IB.J=Q K=C.J=K=0D.J=1 K=0