逻辑电路如图所示 A=“0”时 C脉冲来到后 JK触发器应：

由D JK触发器组成的逻辑电路如图7-68所示 Q1 Q2的初始状态为00 D=1 当第一个脉冲和

逻辑电路如图所示 A=“1”时 C脉冲来到后 D触发器应：

逻辑电路如图所示 A=“1”时 C脉冲来到后 D触发器应: A.具有计数器功能 B.置“0” C.置“1” D.无法

逻辑电路如图所示 A=“0”时 C脉冲来到后 JK触发器应: A.具有计数功能 B.置“0” C.置“1” D.保持

由两个D触发器组成的时序逻辑电路如图所示 已知CP脉冲的频率为2000Hz 输出Q波形的频率

逻辑电路如图所示 A=“1”时 C脉冲来到后D触发器( )。 A.具有计数器功能B.置“0”C.置“1”D.无法确定