维持阻塞D触发电路中 当CP脉冲上升沿过后 输入信号D改变 则其输出状态将____。

两相脉冲产生电路如图4.3.9所示，试画出在CP作用下，Ф1、Ф2的波形，并说明Ф1、Ф2的相位差。设各触发器的初始状态

如图7-65所示电路中 两个D触发器在接受触发脉冲前为均为0 分析电路 该电路是（）。

D触发器的应用电路如图所示 设输出Q的初值为0 那么 在时钟脉冲cp的作用下 输出Q为：

D触发器组成的电路如图a)所示。设Q1 Q2的初始态是0 0 已知CP脉冲波型 Q2的波形是图b)

同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。（)

由两个D触发器组成的时序逻辑电路如图所示 已知CP脉冲的频率为2000Hz 输出Q波形的频率