当优先编码器74LS148的Is接0 输入I7I6I5I4I3I2I1I0=11010001时 输出为什么状态?

当集成译码器74LS138的3个使能端都满足要求时 其输出端为（)有效。A.高电平B.低电平C.高

试用四位并行加法器74LS283设计一个加／减运算电路 当控制信号M=0时它将两个输入四位二进制数

试用双2－4线译码器74LS139连接成1－4分配器。

74LS138译码器的输入地址码A2A1A0=011 则输出是()。

74LS138集成3/8译码器:()。

当集成译码器74LS138的3个使能端都满足要求时 其输出端为( )有效。A.高电平B.低电平C.高阻D.低阻